IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc.

Descrizione

L'IDT70T651/9 è una RAM statica a alta velocità 256/128K x 36 Asincrona a doppia porta.L'IDT70T651/9 è progettato per essere utilizzato come RAM a doppia porta 9216/4608K-bit stand-alone o come RAM a doppia porta MAS TER/SLAVE combinata per un sistema di parole a 72 bit o piùL'utilizzo dell'approccio IDT MASTER/SLAVE Dual-Port RAM in applicazioni di sistema di memoria a 72 bit o più ampi si traduce in un funzionamento a piena velocità e privo di errori senza la necessità di ulteriori logiche discrete.
Questo dispositivo fornisce due porte indipendenti con pin di controllo, indirizzo e I / O separati che consentono l'accesso indipendente e asincrono per le letture o le scritture in qualsiasi posizione nella memoria.Una funzione di spegnimento automatico controllata dal chip consente (sia CE0 che CE1) di consentire al circuito on-chip di ciascuna porta di entrare in una modalità di alimentazione in standby molto bassa.
L'IDT70T651/9 ha una modalità RapidWrite che consente al progettista di eseguire operazioni di scrittura back-to-back senza pulsare l'ingresso R / W ogni ciclo.Questo è particolarmente significativo nei tempi di ciclo di 8 e 10ns dell'IDT70T651/9, agevolando le considerazioni di progettazione a questi livelli di elevate prestazioni.
Il 70T651/9 può supportare una tensione di funzionamento di 3,3 V o 2,5 V su una o entrambe le porte, controllata dai pin OPT.

Caratteristiche

◆ Le vere celle di memoria a doppia porta che consentono l'accesso simultaneo alla stessa posizione di memoria
◆ Accesso ad alta velocità
¢ Commerciale: 8/10/12/15n (massimo.)
¢ Industria: 10/12ns (massimo)
◆ La modalità RapidWrite semplifica i cicli di scrittura consecutivi ad alta velocità
◆ doppio chip consente di espandere la profondità senza logica esterna
◆ L'IDT70T651/9 amplia facilmente la larghezza del bus dati a 72 bit o più utilizzando la selezione Master/Slave quando si utilizza più dispositivi in cascata
◆ M/S = VIH per BUSY output flag su Master, M/S = VIL per BUSY input su Slave
◆ bandiere occupate e interrotte
◆ Logica di arbitrato delle porte su chip
◆ Supporto hardware integrato completo della segnalazione semafora tra porte
◆ Funzionamento completamente asincrono da entrambe le porte
◆ Controlli di byte separati per la compatibilità tra bus multiplexed e bus matching
◆ Input in modalità riposo su entrambe le porte
◆ Supporta le funzionalità JTAG conformi a IEEE 1149.1
◆ alimentazione singola a 2,5 V (± 100 mV) per il nucleo
◆ Fornitore di corrente selezionabile, compatibile con LVTTL, da 3,3 V (± 150 mV) /2,5 V (± 100 mV) per I/O e segnali di controllo su ciascuna porta
◆ Disponibile in una matrice a griglia a sfere di 256 palline, in una matrice a griglia a sfere di 208 palline e in una matrice a griglia a sfere di 208 palline.
◆ La gamma di temperature industriali (da 40°C a +85°C) è disponibile per determinate velocità