CY7C138-25JXI IC SRAM 32KBIT PARALLEL 68PLCC Cypress Semiconductor Corp.

Descrizione funzionale

Il CY7C1381D/CY7C1381F/CY7C1383D/CY7C1383F è un flusso sincrono di 3,3 V, 512 K × 36 e 1 M × 18 attraverso le SRAM, progettato per interfacciarsi con microprocessori ad alta velocità con logica minima della colla[1].Il ritardo massimo di accesso dal rialzo dell' orologio è di 6.5 ns (versione a 133 MHz). Un contatore a 2 bit su chip cattura il primo indirizzo in un burst e incrementa automaticamente l'indirizzo per il resto dell'accesso in burst.

Caratteristiche

■ Supporta le operazioni di bus a 133 MHz
■ 512 K × 36 e 1 M × 18 I/O comuni
■ 3.3 V di alimentazione del nucleo (VDD)
■ alimentazione I/O a 2,5 V o a 3,3 V (VDDQ)
■ Rapido tempo di clock-to-output
️ 6,5 ns (versione a 133 MHz)
■ Fornisce una velocità di accesso 2-1-1-1 ad alte prestazioni
■ contatore di scatti selezionabile dall'utente che supporta sequenze di scatti interlacciati o lineari Intel Pentium
■ Stroboscopi di indirizzo separati per processore e controller
■ Scrittura sincrona a tempo automatico
■ Abilitazione dell'uscita asincrona
■ CY7C1381D/CY7C1381F disponibile nella norma JEDEC
TQFP a 100 pin senza Pb, sfera 165 senza Pb e non senza Pb
FPBGA pacchetto CY7C1381F/CY7C1383F disponibile in
Pacchetto BGA di 119 palline, privo o non di Pb
■ IEEE 1149.1 JTAG-Compatible Boundary Scan
■ Opzione di modalità di riposo ZZ