CY7C1464AV33-167BGI CI SRAM 36MBIT PAR 209FBGA Cypress Semiconductor Corp

Descrizione funzionale

Le SRAM CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 sono 3,3 V, 1M x 36/2M x 18/512K x 72 SRAM sincronizzate a pipeline con logica No Bus LatencyTM (NoBLTM), rispettivamente.Sono progettati per supportare operazioni di lettura/scrittura back-to-back senza stati di attesa. I CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 sono dotati della logica avanzata (NoBL) necessaria per consentire operazioni di lettura/scrittura consecutive con il trasferimento di dati su ogni ciclo di orologeria.Questa funzione migliora notevolmente il throughput dei dati nei sistemi che richiedono frequenti transizioni Scrivere/leggereI dispositivi CY7C1460AV33/CY7C1462AV33/CY7C1464AV33 sono compatibili con i pin e funzionalmente equivalenti ai dispositivi ZBT.

Caratteristiche

• Compatibile con pin e funzionalmente equivalente a ZBTTM
• Supporta le operazioni di bus a 250 MHz con zero stati di attesa
Le frequenze disponibili sono 250, 200 e 167 MHz.
• Controllo del buffer di uscita automatizzato internamente per eliminare la necessità di utilizzare OE asincrono
• Registrato completamente (input e output) per il funzionamento in condotta
• Capacità di scrittura a byte
• alimentazione di 3,3 V
• alimentazione 3.3V/2.5V I/O
• Tempo rapido di orologeria alla produzione
2,6 ns (per dispositivi a 250 MHz)
• Pin Clock Enable (CEN) per sospendere il funzionamento
• Scrittura sincrona in tempo automatico
• CY7C1460AV33, CY7C1462AV33 disponibile in
TQFP senza piombo a 100 pin, senza piombo e conforme alla norma JEDEC
pacchetto FBGA a 165 sfere non privo di piombo.
Disponibile in FBGA 209-ball senza piombo e senza piombo
pacchetto
• IEEE 1149.1 Scansione di confini compatibile con JTAG
• Capacità di scoppio  Ordine di scoppio lineare o interlacciato
• Opzione di modalità di riposo e di arresto dell' orologio