CY7C1414BV18-200BZC IC SRAM 36MBIT PARALLELO 165FBGA Cypress Semiconductor Corp

Descrizione funzionale

Le SRAM CY7C1425KV18, CY7C1412KV18 e CY7C1414KV18 sono SRAM sincrone a pipeline a 1,8 V, dotate di architettura QDR II.la porta di lettura e la porta di scrittura per accedere alla matrice di memoriaLa porta di lettura ha uscite di dati dedicate per supportare le operazioni di lettura e la porta di scrittura ha input di dati dedicati per supportare le operazioni di scrittura.

Caratteristiche

■ Porti di lettura e di scrittura separati
Supporta le transazioni concomitanti
■ 333 MHz per l'ampiezza di banda elevata
■ Scarico di due parole su tutti gli accessi
■ Interfacce a doppia velocità di trasmissione (DDR) su porte sia di lettura che di scrittura (trasmissione di dati a 666 MHz a 333 MHz)
■ due orologi di ingresso (K e K) per una tempistica precisa del DDR
L'uso di SRAM è limitato ai bordi ascendenti
■ due orologi di ingresso per i dati di uscita (C e C) per ridurre al minimo gli squilibri dell'orologio e le discrepanze nel tempo di volo;
■ Gli orologi ad eco (CQ e CQ) semplificano la raccolta dei dati nei sistemi ad alta velocità
■ bus di ingresso indirizzo singolo multiplexato blocchi di ingresso indirizzo per entrambe le porte di lettura e scrittura
■ selezione di porti separati per l'espansione della profondità
■ Scritture sincrone a cronometraggio interno
■ QDR® II funziona con una latenza di lettura di 1,5 cicli quando DOFF è affermato ALTO
■ Funziona in modo simile al dispositivo QDR I con una latenza di lettura di 1 ciclo quando DOFF è affermato LOW
■ Disponibile in configurazioni × 9, × 18 e × 36
■ piena coerenza dei dati, fornendo i dati più aggiornati
■ Core VDD = 1,8 V (±0,1 V); I/O VDDQ = 1,4 V a VDD
Supporta sia l'alimentazione I/O da 1,5 V che da 1,8 V
■ Disponibile in un pacchetto FBGA da 165 sfere (13 × 15 × 1,4 mm)
■ Offerta sia in pacchetti privi di Pb che non
■ Buffer di uscita HSTL con azionamento variabile
■ porta di accesso di prova compatibile JTAG 1149.1
■ ciclo bloccato in fase (PLL) per un posizionamento preciso dei dati