MCF52256VN80 IC MCU 32B 256KB FLASH 144MAPBGA Semiconduttore a scala libera

Visualizzazione

Questo capitolo fornisce una panoramica delle caratteristiche dei microprocessori, compresi i principali componenti funzionali.

Caratteristiche chiave

La figura 1 mostra un diagramma di blocchi del MCF528x e del MCF521x.
• Processore RISC a lunghezza variabile ColdFire di versione statica 2
Operare in modo statico
Indirizzo e percorso dei dati a 32 bit sul chip
¢ Frequenza del processore e del bus fino a 80 MHz
- 16 registri di dati e di indirizzi a 32 bit di uso generale
ColdFire ISA_A con estensioni per supportare il registro dei puntatori di stack dell'utente e quattro nuove istruzioni per una migliore elaborazione dei bit
Unità EMAC (Enhanced Multiply-Accumulate) con quattro accumulatori a 48 bit per supportare algoritmi di elaborazione del segnale a 32 bit
- Decodifica di istruzioni illegali che consentono l'emulazione a 68K.
• Supporto per il debug del sistema
¢ Tracciamento in tempo reale per la determinazione del percorso dinamico di esecuzione
Modulo di debug in background (BDM) per il debug in circuito
Supporto di debug in tempo reale, con un registro di breakpoint hardware visibile dall'utente (PC e indirizzo con dati opzionali) che può essere configurato in un trigger a 1 o 2 livelli
• Memorie su chip
Cache da 2 Kbyte, configurabile come cache solo per istruzioni, dati o split I/D
¢ SRAM a doppia porta da 64 Kbyte su bus interno della CPU, accessibile da bus master core e non core
(ad esempio, DMA, FEC) con supporto di alimentazione in standby
512 Kbyte di memoria Flash interlacciata che supporta gli accessi 2-1-1-1
(256 Kbytes su MCF5281 e MCF5214, senza Flash su MCF5280)
Questo prodotto incorpora la tecnologia SuperFlash® concessa in licenza da SST.
• Gestione dell'energia
- funzionamento completamente statico con modalità di riposo del processore e di arresto del chip intero
¢ Risposta molto rapida alle interruzioni in modalità di sonno a bassa potenza (funzione di sveglia)
¢ Attivazione/disattivazione dell'orologio per ogni periferica quando non è in uso
• Fast Ethernet Controller (FEC) (non disponibile su MCF5214 e MCF5216)
Capacità 10BaseT, half- o full-duplex
Capacità 100BaseT, full-duplex a media o limitata portata
¢ Invio e ricezione di FIFO su chip
Controller DMA dedicato integrato
¢ Anelli di descrizione flessibili basati sulla memoria
Interfaccia indipendente dai media (MII) al ricevitore (PHY)
• Modulo FlexCAN 2.0B
Include tutte le funzionalità esistenti del modulo Freescale TouCAN
Implementazione completa della specifica del protocollo CAN versione 2.0B
¢ dati standard e fotogrammi remoti (fino a 109 bit)
- dati estesi e fotogrammi remoti (fino a 127 bit)
Lungozza dei dati 0 8 byte
Rate di bit programmabile fino a 1 Mbit/s
¢ Fino a 16 buffer di messaggi (MB)
¢ configurabile come ricezione (Rx) o trasmissione (Tx)
Supporto di messaggi standard ed estesi
Lo spazio del buffer dei messaggi (MB) non utilizzato può essere utilizzato come spazio RAM per uso generale
Capacità di modalità "solo ascolto"
¢ indirizzamento basato sul contenuto
Non sono presenti semafori di lettura/scrittura
3 registri di maschera programmabili
¢ Globale (per i MB 0-13)
Speciale per MB14
Speciale per MB15
¢ programmabile schema di prima trasmissione: ID o numero di buffer più basso
Timestamp basato su timer a 16 bit
L'ora di rete globale, sincronizzata da un messaggio specifico
Moduli di I/O programmabili
Interruzioni mascherate
• tre trasmettitori universali asynchrono/sinchrono (UART)
¢ divisore a 16 bit per la generazione di orologi
L'interruzione della logica di controllo
Interruzioni mascherate
¢ sostegno della DMA
I formati di dati possono essere di 5, 6, 7 o 8 bit con parità pari, dispari o nulle
Fino a 2 bit di stop in incrementi di 1/16
Capacità di rilevamento degli errori
Il supporto modem comprende linee URTS (request-to-send) e UCTS (clear-to-send).
¢ trasmettere e ricevere buffer FIFO
• modulo I2C
Interfaccia bus interchip per EEPROM, controller LCD, convertitori A/D e tastiere
Compatibilità con il bus I2C standard
Le modalità master o slave supportano più master
- generazione automatica di interruzioni con livello programmabile
• Interfaccia periferica seriale in coda (QSPI)
- Trasferimenti sincroni a tre fili full-duplex
¢ Disponibile fino a quattro selezioni di chip
— Master mode operation only
Rate di bit master programmabili
¢ Fino a 16 trasferimenti pre-programmati
• convertitore analogico-digitale in coda (QADC)
8 canali di ingresso analogici diretti o fino a 18 multiplexati
¢ Risoluzione a 10 bit +/- 2 conteggi di precisione
¢ Tempo di conversione minimo di 7 μS
¢ campione interno e serbatoio
Il tempo di campionamento dell'input programmabile per varie impedanze della sorgente
2 code di comando di conversione con 64 voci in totale
¢ possibili sotto-file con meccanismo di pausa
¢ Interruzioni del software di completamento e pausa delle code disponibili su entrambe le code
I puntatori di coda indicano la posizione corrente per ogni coda
- modalità di coda automatizzate avviate da:
¢ Trigger a bordo esterno e gated
L'intervallo di tempo di riferimento è indicato nella tabella di calcolo.
¢ comando software
¢ scansione singola o continua delle code
¢ dati di uscita leggibili in tre formati:
– Right-justified unsigned
Signatura da sinistra giustificata
– Left-justified unsigned
I canali analogici non utilizzati possono essere utilizzati come I/O digitali
Implementata la configurazione a basso numero di pin
• Quattro timer DMA a 32 bit
¢ risoluzione di 15 ns a 80 MHz (66 MHz per MCF5214 e MCF5216)
¢ Fonti programmabili per l'input dell'orologio, inclusa un'opzione di orologio esterno
¢ Prescaler programmabile
Capacità di cattura dell'input con bordo del grilletto programmabile sul pin d'input
Output-compare con modalità programmabile per il pin di uscita
️ modalità di esecuzione e riavvio libere
¢ Interruzioni mascherabili per la cattura di input o per il confronto di riferimento
Capacità di attivazione DMA per la cattura di input o il confronto di riferimento
• due timer a 4 canali
4 canali di analisi di input/output a 16 bit per timer
Architettura a 16 bit
¢ Prescaler programmabile
¢ Larghezza di impulso variabile da microsecondi a secondi
Accumulatore a impulsi singolo a 16 bit
- Capacità di avvio dalla memoria Flash interna o dalle memorie esterne larghe 8, 16 o 32 bit (Continua..)