SPC5748GGK1MMJ6 IC MCU 32BIT 6MB FLSH 256MAPPBGA N✖P USA Inc.

Descrizione

Questo microcontrollore è un dispositivo SoC (system-on-chip) a 32 bit destinato all'uso in applicazioni di controllo del motore di fascia media e di controllo della trasmissione automobilistica.
È compatibile con i dispositivi della famiglia MPC5600 di Freescale e offre prestazioni e funzionalità al di là dei dispositivi MPC5632M.
Il nucleo del processore host e200z4 del microcontrollore è basato sulla tecnologia Power Architecture® e progettato specificamente per applicazioni embedded.questo nucleo supporta le istruzioni per l'elaborazione del segnale digitale (DSP).
Il dispositivo ha due livelli di gerarchia della memoria composta da 8 KB di cache di istruzioni, supportato da una SRAM on-chip da 128 KB e una memoria flash interna da 2 MB.
Per lo sviluppo, il dispositivo include un bus di taratura accessibile solo quando si utilizza il sistema di taratura verticale Freescale.

• 150 MHz e200z4 Core dell'architettura di potenza

Codifica delle istruzioni di lunghezza variabile (VLE)
Architettura superscalare con 2 unità di esecuzione
¢ fino a 2 istruzioni intere o a virgola mobile per ciclo
¢ fino a 4 operazioni di moltiplicazione e accumulazione per ciclo
• Organizzazione della memoria
- 2 MB di memoria flash su chip con ECC e read-while-write (RWW)
¢ SRAM su chip da 128 KB con funzionalità di standby (32 KB) e ECC
- 8 KB di cache di istruzioni (con blocco di riga), configurabile come 2- o 4-way
14 + 3 KB di codice e dati eTPU RAM
L'interruttore a barre trasversali (XBAR)
¢ MMU a 24 ingressi
• Fallimento della protezione
Unità di protezione della memoria (MPU) a 16 ingressi
Unità CRC con 3 sottomoduli
Sensore di temperatura di giunzione
• Interrompere
Controller di interruzione configurabile (INTC) con interruzione non mascherabile (NMI)
¢ eDMA a 64 canali
• Canali seriali
3 moduli eSCI
3 moduli DSPI (2 dei quali supportano il micro secondo canale (MSC) a valle)
3 moduli FlexCAN con 64 buffer di messaggi ciascuno
1 modulo FlexRay (V2.1) fino a 10 Mbit/s con canale doppio o singolo, 128 oggetti di messaggio, ECC
• 1 eMIOS
24 canali comuni
• 1 eTPU2 (eTPU di seconda generazione)
32 canali standard
1 modulo di reazione (6 canali con 3 uscite per canale)
• 2 convertitori analogico-digitale (eQADC) in coda avanzati
- 40 canali di ingresso a 12 bit (multiplexati su 2 ADC); espandibili a 56 canali con multiplexatori esterni
6 code di comando
¢ sostegno per il trigger e il DMA
¢ 688 ns tempo minimo di conversione
• Caricatore di bootstrap CAN/SCI con modulo di assistenza all'avvio (BAM)
• Nexus: classe 3+ per il nucleo; classe 1 per eTPU
• JTAG (5 pin)
• Semafore di attivazione dello sviluppo (DTS)
¢ pin EVTO per la comunicazione con strumenti esterni
• Generazione di orologi
L'oscillatore principale su chip 4 ∼ 40 MHz
FMPLL on-chip (circuito a blocco di fase modulato per frequenza)
• Fino a 112 linee di I/O di uso generale
- programmabile individualmente come input, output o funzione speciale
¢ soglia programmabile (isteresi)
• Modi di riduzione di potenza: lento, fermo e standby
• Sistema di approvvigionamento flessibile
️ 5 V di alimentazione singola con zavorra esterna
¢ alimentazione esterna multipla: 5 V, 3,3 V e 1,2 V