MCF5474VR266 IC MCU 32BIT SENZA ROM 388PBGA N✖P USA Inc.

Descrizione

MCF5474VR266 sono microprocessori MCF547x ColdFire®.

Caratteristiche

ColdFire V4e Core
Core del processore ColdFire V4 superscalare limitato
Fino a 266 MHz di frequenza di picco interna del nucleo (410 MIPS [Dhrystone 2.1] @ 266 MHz)
Architettura di Harvard
Cache di istruzioni da 32 Kbyte
Cache di dati da 32 Kbyte
Unità di gestione della memoria (MMU)
¢ buffer di controllo separati, a 32 voci, con istruzioni e traduzioni di dati completamente associative
Unità a virgola mobile (FPU)
¢ doppia precisione conforme alla norma IEE-754
8 registri a virgola mobile
• Arbitro del bus principale interno (XLB)
¢ Trasferimenti di indirizzi e dati a prestazioni elevate
Supporto per varie modalità di parcheggio
• Controller DRAM sincrono a doppia velocità di trasmissione (DDR) a 32 bit (SDRAM)
Operare a 66133 MHz
Supporta DDR e SDR DRAM
- Inizializzazione e aggiornamento integrati
¢ fino a quattro selezioni di chip che consentono fino a un GB di memoria esterna
• Bus di interconnessione dei componenti periferici (PCI) versione 2.2
¢ Operazione di destinazione e di inizio a 32 bit
¢ supporto per fino a cinque PCI master esterni
1, n. 1:2, e 1:4
• Autobus esterno flessibile multifunzione (FlexBus)
Fornisce un'interfaccia senza colla per avviare flash/ROM, SRAM e dispositivi periferici
¢ fino a sei selezioni di chip
Operare con frequenza di 33 MHz a 66 MHz
• Sottosistema I/O comunicazioni
Controller DMA 16 canali intelligente
¢ Fino a due controller Ethernet veloci (FEC) da 10/100 Mbps, ciascuno con 2 Kbyte separati, ricevono e trasmettono FIFO
Controller di dispositivi con bus seriale universale (USB) versione 2.0
- supporto per un comando e sei endpoint programmabili, interrotti, in blocco o isocroni
- 4 Kbytes di RAM FIFO per endpoint condivisi e 1 Kbyte di RAM per descritore di endpoint
Interfaccia integrata dello strato fisico
Fino a quattro controller seriali programmabili (PSC) ciascuno con 512 byte separati ricevono e trasmettono FIFO per UART, USART, modem, codec e interfacce IrDA 1.1.
Interfaccia periferica I2C
Interfaccia periferica seriale DMA (DSPI)
• Modulo di accelerazione di crittografia opzionale
Unità di esecuzione per:
Codice di blocco DES/3DES
Codice AES
Codice di flusso RC4
L'hashing MD5/SHA-1/SHA-256/HMAC
Generatore di numeri casuali
• SRAM di sistema da 32 Kbyte
¢ Meccanismo di arbitrato per la condivisione della larghezza di banda tra i comandanti dei bus interni
• Unità di integrazione dei sistemi (SIU)
Controller di interruzione
¢ Timer da cane da guardia
¢ Due timer a fette a 32 bit per generare allarmi e interruzioni
- fino a quattro temporizzatori a 32 bit per uso generale, concomitanza e capacità PWM
Porte GPIO multiplexate con pin periferici
• Funzioni di debug e di prova
Port di ColdFire in modalità debug di fondo (BDM)
¢ porta di accesso di prova JTAG/IEEE 1149.1
• PLL e generatore di orologi
️ gamma di frequenze di ingresso da 30 a 66,67 MHz
• Voltaggi di funzionamento
- 1.5V di logico interno
I/O del bus DDR SDRAM da 2,5 V
- 3,3 V PCI, FlexBus e tutte le altre I/O
• Consumo energetico stimato
️ inferiore a 1,5 W (388 PBGA)